Mỗi bộ thu phát tốc độ cao bao gồm hai kênh, một bộ phát và một bộ thu. Máy phát và máy thu bao gồm một lớp con mã hóa vật lý (PCS, lớp con mã hóa si-cal trường p) và một lớp con bổ sung môi trường vật lý (PMA, phy-cal). lớp con bổ sung phương tiện) bao gồm hai phần.
PCS bao gồm việc triển khai logic lõi cứng của các chức năng kỹ thuật số trong các bộ thu phát tương thích với các giao thức được hỗ trợ, các kênh truyền bao gồm bù pha FIFO, bộ nối tiếp byte, bộ mã hóa 8B/10B và các mô-đun khác; các kênh nhận bao gồm bộ căn chỉnh từ, khớp tốc độ FIFO, bộ giải mã 8B/10B, bộ giải tuần tự byte, bộ sắp xếp byte, FIFO bù pha và các mô-đun khác.
PMA bao gồm mạch tương tự cho bộ đệm I/O, CDR, bộ tuần tự hóa/bộ giải tuần tự (SER/DES), tính năng nhấn mạnh và cân bằng trước có thể lập trình để tối ưu hóa hiệu suất đường dẫn dữ liệu nối tiếp.
Khi kênh thu phát của thiết bị hoạt động, dữ liệu song song đầu ra trong kiến trúc FPGA được truyền qua PCS và PMA của máy phát, cuối cùng được chuyển đổi thành dữ liệu nối tiếp và gửi đi. Dữ liệu nối tiếp đầu vào đã nhận được truyền đến FP ở định dạng dữ liệu nối tiếp thông qua quá trình xử lý PMA và PCS của máy thu để thực hiện bước xử lý tiếp theo.